SystemVerilog验证:测试平台编写指南 [(美)克里斯·斯皮尔] 中文_数据结构教程百度网盘

资源名称:SystemVerilog验证:测试平台编写指南 [(美)克里斯·斯皮尔] 中文

第1章 验证导论
第2章 数据类型
第3章 过程语句和子程序
第4章 连接设计和测试平台
第5章 面向对象编程基础
第6章 随机化
第7章 线程以及线程间的通信
第8章 面向对象编程的高级技巧指南
第9章 功能覆盖率
第10章 高级接口
第11章 完整的System Verilog测试平台
第12章 System Verilog与C语言的接口

资源截图:

image.png

本文来自投稿,不代表小白之家立场,如若转载,请注明出处:https://www.u3s7.cn/716.html

免责声明: 如无特殊标注或说明,本站提供的一切软件、源码、教程和内容信息仅限用于学习和研究目的;不得将上述内容用于商业或者非法用途,否则,一切后果请用户自负。本站信息来自网络收集整理,版权争议与本站无关。如果您喜欢该程序和内容,请支持正版,得到更好的正版服务。我们非常重视版权问题,如有侵权请联系邮箱artemblinov.27@list.ru处理。敬请谅解!
(0)
上一篇 2020年10月25日 18:04
下一篇 2020年10月25日 18:04

相关推荐

发表回复

您的电子邮箱地址不会被公开。 必填项已用*标注


Warning: error_log(/home/www.u3s7.cn/wp-content/plugins/spider-analyser/#log/log-2616.txt): failed to open stream: Permission denied in /home/www.u3s7.cn/wp-content/plugins/spider-analyser/spider.class.php on line 3014